칩 내부 회로와 데이터 전송 구조를 최적화해 신호 전달시간을 줄여 반도체 성능을 높일 수 있다는 원칙으로, 중국 화웨이가 2026년 5월 발표한 신기술이다. 화웨이는 3차원 적층기술 중에서 회로를 수직으로 접는 ‘로직폴딩(LogicFolding)’을 통해 이를 구현할 수 있다는 설명이다.

중국 화웨이 반도체 사업부를 이끄는 허팅보(He Tingbo) 사장이 2026년 5월 25일 중국 상하이이에서 열린 ‘국제회로시스템학회(ISCAS) 2026’ 기조연설에서 발표한 신기술이다. 이는 공정 미세화라는 전통적인 하드웨어 경쟁 대신 설계와 회로, 시스템 최적화를 통해 2031년까지 1.4나노(나노미터·10억분의 1m) 공정에 준하는 최첨단 칩을 만들어내겠다는 내용이다. 여기서 타우(τ)는 물리학에서 시간상수를 의미하며, 시스템 내에서 신호를 전달하는 데 필요한 기본적 시간을 가리킨다.

타우의 법칙은 기존의 반도체 업계에서 통용되던 ‘무어의 법칙(Moore’s Law)’을 깨뜨리는 것으로, 무어의 법칙은 트랜지스터의 크기를 줄여 밀도를 두 배씩 높이는 것이다. 즉 무어의 법칙이 트랜지스터 미세화에 중점을 두고 있다면, 타우의 법칙은 칩 내부 회로와 데이터 전송 구조를 최적화해 신호 전달시간을 줄이는 데 중점을 두고 있다. 즉, 선폭을 줄이지 않아도 신호 이동 시간을 줄이면 반도체 성능을 계속 높일 수 있다는 원리다. 화웨이는 3차원 적층기술 중에서 회로를 수직으로 접는 ‘로직폴딩(LogicFolding)’을 통해 신호 전달 거리를 단축하고, 전력 손실과 간섭 등을 낮춰 칩 성능을 끌어올릴 수 있다고 설명했다.

한편, 화웨이의 해당 발표는 미국의 대중국 반도체 및 기술 통제가 장기화하는 가운데 이를 우회해 독자 생산 생태계를 구축하려는 움직임으로 분석됐다. 화웨이는 해당 시스템을 적용할 경우 집적회로 소형화의 핵심 설비인 에이에스엠엘(ASML)의 극자외선(EUV) 노광장비 없이도 첨단 반도체를 생산할 수 있다고 주장했는데, 미국은 2019년 이후 중국의 기술 발전을 막기 위해 네덜란드 ASML의 EUV 노광장비 등 핵심 장비와 부품의 대중 수출을 막은 바 있다. 다만 화웨이가 내놓은 타우의 법칙에 대해 업계에서는 상용화 판단이 이르다는 평가도 내놓고 있다.